FPGA-piirin testaus SystemVerilogilla
Aho, Heikki (2009)
Aho, Heikki
Keski-Pohjanmaan ammattikorkeakoulu
2009
All rights reserved
Julkaisun pysyvä osoite on
https://urn.fi/URN:NBN:fi:amk-200911266199
https://urn.fi/URN:NBN:fi:amk-200911266199
Tiivistelmä
Toimeksiantajana opinnäytetyössä oli CENTRIA, Keski-Pohjanmaan Ammattikorkeakoulun tutkimus- kehitys- ja täydennyskoulutusyksikkö. Työn aiheena oli FPGA- testaus SystemVerilogilla. Tavoitteena oli tutkia SystemVerilog standardin ominaisuuksia ja esimerkkien avulla hahmottaa lukijalle FPGA- testauksen sekä OVM- testausjärjestelmän toimintaa. Lukijalle selvitettiin myös käytettyjen työkalujen toiminta. Työstä käy ilmi SystemVerilog- standardin tehokkuus mutta myös standardin ongelmat. Standardin ongelmat liittyvät käytännön toteutuksiin sen käyttöönotossa, erityisesti siihen liittyvän tiedon jakelussa.